【神奈川/東京】 LSIデジタル設計開発（フロントエンド）◆50代・60代活躍中 ◆LSI・FPGA論理設計経験を活かす

≪募集要項・本ポジションの魅力≫

• LSI・FPGAのRTL設計から機能検証まで一貫して担当するフロントエンド設計業務
• ハイパフォーマンス・ローパワー設計に携わり、先端技術分野で専門性を高められる環境
• 大手メーカーとの直接取引案件に参画し、幅広いフェーズで経験を積めるやりがいあり
• フレックスタイム制・年休125日・残業少なめで長期的に働きやすい環境を実現

【業務内容】
Verilog ・SystemVerilog によるLSIのフロントエンド設計をご担当いただきます。

• 設計からハイパフォーマンス、ローパワーに振った RTL 開発
• 機能仕様書から実装仕様書の作成
• RTL設計及びコーディング
• 機能検証
  ※様々なフェーズとアプリケーションで対応します
  （業務内容変更範囲：会社の指示する業務）

■募集背景：
組織体制強化のため増員

■勤務形態：
顧客先常駐がメインですが、自社での受託開発もございます
※チーム常駐多数(案件による)
※常駐先は神奈川や東京周辺です

■働き方：

• フレックスタイム制
• 年間休日125日・完全週休二日制(土日祝)

■魅力：

• 50代・60代の技術者も多数在籍し長期就業が可能
• 年齢に関係なく同水準の給与体系を維持
• 残業少なめで働き方改善を実現
• 大手メーカーとの直接取引で安定性抜群
• フラットな組織で風通しの良い職場環境

■職位：
スタッフ

【雇用形態】
正社員
※試用期間あり、6ヶ月（条件変更なし）

【給与】
年収：600万円～750万円（年俸制）
月収：50万円～62.5万円
月額基本給：40.5万円～46.2万円

■残業手当：定額の残業代+通常の残業代
　（固定残業時間 45時間 / 月、固定残業代 95,000円 ~ 162,600円 / 月）
■昇給：年1回 / 7月
■賞与・インセンティブ：なし

【就業時間】
フレックスタイム制（コアタイム 10:00 ~ 15:00、フレキシブルタイム:6:00~10:00・15:00~21:00）
■就業時間：09:00 ~ 18:00（休憩60分）
■残業：月 30 時間 ~ 40 時間程度
※プロジェクト先により就業時間が変更となる場合があります

【勤務地】
東京都、神奈川県
（勤務地変更範囲：会社の定める事業所）

本社住所：神奈川県横浜市港北区新横浜2-3-8
※上記は本社の住所となります。実際の勤務地はお客様先に常駐となるため異なります。
■本社アクセス：
　・JR横浜線 新横浜 駅から徒歩5分
　・東急新横浜線 新横浜 駅から徒歩5分
　・市営地下鉄ブルーライン 新横浜 駅から徒歩5分

■受動喫煙対策：就業場所 全面禁煙
■転勤：あり　※将来的に昇進等に伴う転勤の可能性はありますが、その際も本人と協議の上決定します。
■在宅勤務：常駐先による

【休日休暇】

• 年間休日 125 日
• 完全週休二日制（土日祝）
• 夏季休暇:3日間(8月中にて取得)
• 年末年始休暇:12/30~1/3
• 慶弔休暇
• 産休育休・介護休暇(男性社員の取得実績もあり)
• 有給休暇は入社後7ヶ月目から付与されます( 入社7ヶ月目には最低10日以上 )

【待遇・福利厚生】

• 人事評価制度
• 交通費 月額上限50,000円
• 資格取得支援制度
• 在宅勤務規程（日数に応じて手当あり）　
• 勤務延長制度　※65 歳まで（65歳以降も契約社員として継続可）
• 企業型拠出年金（2026年8月より導入開始）
• 慶弔見舞金／休暇
• 永年勤続表彰
• 日本語レッスン（母国語を日本語としない社員向け）
• 社員教育
• コミュニケーション促進（社員同士の交流、年2回キックオフイベントや懇親会実施）
• 健康支援（定期健康診断／産業医面談等）
• 社会保険（健康保険、厚生年金、雇用保険、労災保険）

【必須要件】

• LSIまたはFPGAの論理設計の経験3年以上
• Microsoft Officeを使用したドキュメント作成
• Linuxのコマンド操作スキル

【歓迎要件】

• SystemVerilogを使用した開発経験
• 高位合成の知識、経験
• EDAツールを利用した設計、検証経験
• ASIC設計の経験
• 各種IPの仕様、企画の理解、実務経験

【選考について】

• 募集人数：1名
• 面接回数：2回 ~ 3回