本ウェブサイトでは、ユーザーにウェブサイト上のサービスを最適な状態でお届けするためCookieを使用しています。ブラウザの設定（Cookieの無効化等）をそのまま変更せずに閲覧される場合は、弊社ウェブサイト上の全ページでCookieを受信することに同意したものとみなします。詳細は、弊社プライバシーステートメントをご覧ください。
本ウェブサイトでは、ユーザーにウェブサイト上のサービスを最適な状態でお届けするためCookieを使用しています。ブラウザの設定（Cookieの無効化等）をそのまま変更せずに閲覧される場合は、弊社ウェブサイト上の全ページでCookieを受信することに同意したものとみなします。詳細は、弊社プライバシーステートメントをご覧ください。
新規登録・ログインをしてスカウトメールや保存した求人を確認しよう
求人ID : 1615931
更新日 :
2026年10月05日
CMOSイメージセンサーのロジック設計
| 採用企業 | CYIENT株式会社 |
| 勤務地 | 神奈川県, 厚木市 |
| 雇用形態 | 正社員 |
| 給与 | 700万円 ~ 900万円 |
募集要項
≪募集要項・本ポジションの魅力≫
- CMOSイメージセンサー向けロジック回路の設計・開発からRTL検証まで幅広く担当
- Verilog HDLやEDAツールを駆使して設計・検証を行い、先端半導体技術の製品化に貢献できるやりがい
- LSI設計・検証の専門性を活かし、FPGAやSoCなど周辺領域へ技術の幅を広げられる
- 半導体設計の各チームと連携しながら、Linux・SVA・Xceliumなど実践的な技術スキルを磨ける環境
【業務内容】
FPGA、SoC、半導体の設計・検証領域に専門性を持ち、ロジック設計から検証まで幅広く携わることのできるエンジニアを求めています。
＜具体的には＞
- CMOSイメージセンサー向けロジック回路の設計・開発
- Verilog HDLを用いたRTLコーディングおよび検証
- シミュレーションおよび検証計画の策定・実行
- 半導体設計に関わる各部門・チームとの連携・協業
【雇用形態】
正社員
【給与】
700万円～900万円以上
【就業時間】
9am-6pm JST
【勤務地】
本厚木
【休日休暇】
会社の規定に準ずる
【待遇・福利厚生】
会社の規定に準ずる
応募必要条件
| 職務経験 | 1年以上 |
| キャリアレベル | 中途経験者レベル |
| 英語レベル | 日常会話レベル |
| 日本語レベル | 流暢 |
| 最終学歴 | 高等学校卒 |
| 現在のビザ | 日本での就労許可が必要です |
スキル・資格
【必須要件】
- LSIロジック回路の設計および検証経験
- Verilog HDLによるRTLコーディングの高いスキル
- Linux環境、SVA（SystemVerilog Assertions）、Xcelium、EDAツールの使用経験
- 優れたコミュニケーション能力
- 日本語 N2以上
【歓迎要件】
- CMOSイメージセンサーに関する設計・開発経験
- FPGA、SoC、半導体の設計・検証に関する専門知識・実務経験
勤務地
- 神奈川県, 厚木市
労働条件
| 雇用形態 | 正社員 |
| 給与 | 700万円 ~ 900万円 |
| 勤務時間 | 9am - 6pm JST |
| 休日・休暇 | 会社の規定に準ずる |
| 業種 | ITコンサルティング |
