本ウェブサイトでは、ユーザーにウェブサイト上のサービスを最適な状態でお届けするためCookieを使用しています。ブラウザの設定（Cookieの無効化等）をそのまま変更せずに閲覧される場合は、弊社ウェブサイト上の全ページでCookieを受信することに同意したものとみなします。詳細は、弊社プライバシーポリシーをご覧ください。
本ウェブサイトでは、ユーザーにウェブサイト上のサービスを最適な状態でお届けするためCookieを使用しています。ブラウザの設定（Cookieの無効化等）をそのまま変更せずに閲覧される場合は、弊社ウェブサイト上の全ページでCookieを受信することに同意したものとみなします。詳細は、弊社プライバシーポリシーをご覧ください。
パワーエレクトロニクス向けCMOSアナログ回路設計エンジニア
| 採用企業 | 東芝デバイス ストレージ株式会社 |
| 勤務地 | 神奈川県 |
| 雇用形態 | 正社員 |
| 給与 | 600万円 ~ 750万円 |
募集要項
【求人No NJB2077010】
【業務内容】
（１）パワエレ向けを中心としたアナログまたはアナデジ混載のCMOS集積回路（CMOS IC）設計およびその実測評価。
（２）これらICとパワーデバイスを組み合わせたパワエレモジュールの検討、および、それを通じたIC仕様検討。
業務内容は（１）もしくは（１）（２）の両方。役割はこれらの設計、検討チームの一員としての実務担当。
【魅力】
・先端技術のアイデア出しからその製品化に至るまで、また様々な種類のアナログまたはアナデジ混載CMOS回路を開発しており、これらに関する高度で且つ広範なスキルを身につけることができます
・デバイス＆ストレージ研究開発センターは、東芝デバイス＆ストレージ傘下の研究開発組織で、半導体とHDDの事業部の先行・共通基盤技術の研究開発を担っています。研究開発領域は、セキュリティー基盤技術、先端回路技術、TCAD技術（Technology Computer Aided Design）、先端パッケージ技術、認識・AI、ソフトウェア基盤技術など、多岐に渡ります。
この最先端の研究部門にて、世界トップレベルの先端技術に携わることができます。
【参考リンク】
・スペシャルインタビュー～あなたのキャリアが世界を変える～
https://toshiba.semicon storage.com/jp/company/recruit/work/message_special.html
・パワー半導体技術広告
https://www.youtube.com/watch?v=11SWvEWe4lQ
応募必要条件
| 職務経験 | 無し |
| キャリアレベル | 中途経験者レベル |
| 英語レベル | 日常会話レベル |
| 日本語レベル | ネイティブ |
| 最終学歴 | 専門学校卒 |
| 現在のビザ | 日本での就労許可が必要です |
スキル・資格
【必須】 ・アナログCMOS回路設計経験者 【尚可】 ・パワエレ回路開発（シミュレーション、実装、評価）経験者 ・英語語学力（TOEIC500点レベル）、学会（口頭発表、論文発表）経験 ※上記の必須・尚可条件は担当～課長クラス共通の要件となります。勤務地
- 神奈川県
労働条件
| 雇用形態 | 正社員 |
| 給与 | 600万円 ~ 750万円 |
| 勤務時間 | 08:30 ～ 17:15 |
| 休日・休暇 | 【有給休暇】入社7ヶ月目には最低10日以上 ※初年度は入社月によって変動。半日取得可、最大24日付与、繰越制度あり。 【休日】… |
| 業種 | 電気・電子・半導体 |
職種
- 技術系（機械・メカトロ・自動車） > 設計・開発エンジニア
- 技術系（電気・電子・半導体） > 設計・開発エンジニア
