論理設計・検証エンジニア/Logic Design and Verification Engineer

【業務内容】

• 車載用マイクロコンピュータの論理設計と検証
• LSIの論理設計
• Verilog-HDLの知識があり、シミュレーションの実行が可能
• 実際の機械評価などはなく、ハードウェアも伴う一日デスクワークのソフトウェア業務です。経験が浅くても、若い方で努力をすれば、チーム内でOJT（現場業務研修）を行います。
• 複雑で重要なソフトウェアインターフェイスを分析し、改善の提案
• 様々なプロジェクトのソフトウェア関連業務の計画、日程調整、監視、およびレポート作成
• ソフトウェア開発を担当し、クロスファンクショナルチームと協働するための優れたコミュニケーション能力を有する
• SDLCの原則とリーン/アジャイルなどの方法論を適用
• 自己主導型であり、優れた対人関係スキルを有する

Job content

• Logic design and verification of microcomputers for use in vehicles
• Logic design for LSIs.
• Verilog-HDL must be literate and capable of running simulations
• There is no actual machine evaluation, etc., and it is a full day desk software job with some hardware involved. Even if you don't have enough experience, if you are a young person and work hard, we will do OJT within the team.
• Analyze complex and critical software interfaces and suggest improvements
• Planning, scheduling, monitoring, and reporting on software-related activities for various projects
• Responsible for the software development, good communication skills to work with cross-functional team.
• Apply principles of SDLC and methodologies like Lean/Agile
• Self-driven and strong inter-personal skills

【応募条件】

　必須条件

• 優れたVerilogUnixの知識
• 論理検証ツール（Synopsys/Cadence)
• LSIの論理設計。Verilog-HDLの知識があり、シミュレーションの実行が可能
• チームでの業務となるため、コミュニケーション能力を有する方

　歓迎条件

• pythonの知識
• AUTOSARアプリケーションの開発経験

　言語

• 英語：ネイティブレベル
• 日本語：ビジネスレベル/JLPT N2またはそれ以上

Eligibility

*Mandatory requirements*

• Good knowledge on VerilogUnix
• Logic validation tools (Synopsys/Cadence)
• Logic design for LSIs. Verilog-HDL must be literate and capable of running simulations.
• Have communication skills because it is a team job

*Welcome requirements*

• Good to have knowledge on python
• Good to have AUTOSAR application development experience

*Language ability*

• English proficiency - Native
• Japanese proficiency - JLPT N2 or above