



【関西】半導体（LSI）デジタル・アナログ設計/評価エンジニア ◆ 完全週休二日制 ◆ 昇給制度(1年目年収50万UP実績有)

～海外に開発拠点を展開/年間休日120日以上～

## Job Information

### Hiring Company

Seede Corporation

### Job ID

1503590

### Industry

Hardware

### Company Type

Small/Medium Company (300 employees or less)

### Non-Japanese Ratio

Majority Japanese

### Job Type

Permanent Full-time

### Location

Osaka Prefecture, Osaka-shi Yodogawa-ku

### Train Description

Midosuji Line, Shin Osaka Station

### Salary

5.5 million yen ~ 7 million yen

### Work Hours

9:00~18:00(休憩60分)

### Holidays

完全週休2日+祝日/年末年始休暇/慶弔公事休暇/年次有給休暇/特別休暇/看護介護休暇/年間休日120日以上（会社カレンダーあり）

### Refreshed

March 24th, 2026 09:00

## General Requirements

### Minimum Experience Level

Over 3 years

### Career Level

Mid Career

### Minimum English Level

Daily Conversation

### Minimum Japanese Level

Native

### Minimum Education Level

High-School

### Visa Status

Permission to work in Japan required

## Job Description

大手企業様と多数取り引きがあるため、様々な開発案件の経験が積めます。

開発案件によっては、社内で設計もしくは在宅勤務可能。

たくさんの技術者を抱えてスピードで回している会社と比べると、規模が小さいからこそ、丁寧にFacetoFaceで対応が可能。

60歳になると条件が揃えば嘱託社員に切り替えて、65歳まで雇用可能（※開発案件によっては年齢問わず雇用/最年長68歳）

2021年8月に事業拡大のため、本社および東京デザインセンターはオフィス移転。

【仕事内容】

導体製品（デジタル/アナログ）開発におけるフロントエンド、ミドルレンジ、バックエンド設計及びテスト/評価業務

スキルや得意分野に応じてお仕事をお任せします。

経験の浅い方は、補助的な評価業務からスタートします。

### \*デジタル設計例

RTL設計(論理設計)/検証/DFT/インプリ/P&R/STA/タイミング検証/FPGA等

### \*アナログ設計例

各種アナログIP設計/回路/レイアウト/実機評価等

### \*テスト開発例

プログラミング設計、テスター評価/解析業務等

## ■対象製品・技術

・デジタル：RTL設計/検証/タイミング検/P&R/FPGAインプリなど

・アナログ：各種アナログIP設計、レイアウト、実機検証等

・アナログIC/通信用RF-IC/車載用LSI/産業機器制御用LSI/イメージング機器用LSI/NANDメモリなど

## ■プロジェクト例

※高周波、システムLSI、IC、混載回路など

・次世代車載プラットフォーム開発

・IoT社会実現にむけたLSI開発

・高速IF（インターフェース）、I/O開発

・高速処理IP開発

・先進のNAND型フラッシュメモリ開発

・先端（CMOS）イメージセンサ開発

・次世代新規規格メモリ開発

・設計環境開発など

## ■取引企業

ルネサスエレクトロニクス、ソニー、日立、東芝、キャノン等

大手半導体メーカーが中心です。大手メーカー出身のベテランエンジニアからOJTを受けることができます。

## ■先輩社員の声

自身の希望、適性、知識、技術を把握した上で、希望するプロジェクトにアサインをしてもらいやすい環境です。

2年、3年先の最先端モノづくりに携わることが出来るため、自身の専門性を磨くことができ市場価値を高めながら業務に取り組むことができます。

## Required Skills

### 【必須スキル】

・デジタルまたはアナログの設計もしくは評価の経験

・下記いずれかの使用経験

VerilogHDL, SystemVerilog, NC-Verilog, VCS, Design

Compiler, DFT, PrimeTime, Quatus, Vivado, Virtuoso, Calibre, Spice, Perl, Tcl などの使用経験

スキルに不安をお持ちでもお気軽にご応募ください◎

20代～60代の方活躍中！

### 【勤務地】

■大阪デザインセンター：大阪府大阪市淀川区宮原4-1-9 新大阪フロントビル10F

・JR、大阪メトロ御堂筋線「新大阪駅」より徒歩5分

## ■関西のプロジェクト先

※プロジェクトにより勤務地が異なります。勤務地の詳細は面接時にご質問ください

※勤務地は希望に応じて決定いたします

#### 【待遇・福利厚生】

- 雇用形態：正社員《試用期間》6ヶ月《試用期間の勤務条件》正社員と同じ（6ヶ月後に、正社員登用を検討致します/条件の変更無し）
- 雇用期間：定めなし
- 給与：年収550万円～700万円 程度
- 給与形態：固定給制（月給）
- 給与備考：残業代別途支給
- 昇給：年1回（7月）
- 賞与：年2回（7月・12月）
- 手当：通勤手当/残業手当/役職手当/赴任手当
- 各種保険：雇用保険/労災保険/健康保険/厚生年金保険
- 福利厚生：退職金/慶弔見舞金制度/育児休暇制度/介護休職制度/借り上げ社宅制度
- 制度面の備考：退職金（勤続年数3年以上）/報奨金制度/通勤手当(上限40,000円)
- 各種保険

#### 【勤務条件・休暇】

- 就業時間：09:00～18:00(休憩60分)  
時間外勤務あり 時間外勤務の目安・備考:平均20～30時間程度/月

受動喫煙防止のための取り組み：詳細は労働条件通知書にて明示いたします。

---

## Company Description